AD
首页 > 头条 > 正文

新思以台积40奈米ULP制程开发物联网平台-科技频道-金鱼财经网

[2021-02-22 17:20:54] 来源: 编辑:wangjia 点击量:
评论 点击收藏
导读: 新思科技(Synopsys)宣布与台积电(TSMC)共同合作,在台积电 40奈米超低功耗(ultra-low-power,ULP)制程技术上开发整合式物联网(IoT)平台。此IoT平台整合广泛的De

新思科技(Synopsys)宣布与台积电(TSMC)共同合作,在台积电 40奈米超低功耗(ultra-low-power,ULP)制程技术上开发整合式物联网(IoT)平台。此IoT平台整合广泛的DesignWare IP,包括结合超低功耗ARC EM5D处理器核心的整合感测器暨控制IP次系统、优化功耗及面积的逻辑库、记忆体编辑器、NVM、MIPI 、USB介面以及类比数位转换器(ADC)。

高效能、低功耗的IoT平台提供设计人员预先验证(pre-validated)的解决方案,针对需要感测融合(sensor fusion)及声音辨识等应用提供节能且always-on的运作。从多重感测器撷取资讯并能聪明(smart)运用相关资讯,乃至将结果传至云端的能力,促成了IoT应用的创新,尤其反应在穿戴式应用及机器对机器沟通(machine-to-machine)的市场。

新思科技提供完整的DesignWare IP组合,能满足特殊IoT SoC设计的需求;其内容包括:

预先验证之软硬体感测器暨控制IP次系统能大幅节省面积及功耗,并降低系统层级(system-level)的延迟(latency)。此外,无汇流排(bus-less)的架构及具备高面积效率的硬体加速器,也让次系统的循环周期达到数量级减少(magnitude reduction)。

高功率效能的ARC EM5D处理器核心具备完整的RISC和DSP 指令集(instructions)以及可客制化的硬体扩充(hardware extension) 。

面积最佳化的介面IP,包含通过矽验证(silicon-proven)的USB并具备充电和省电特色。

功率最佳化的工具组加上超高密度逻辑库和多位元正反器(multi-bit flip-flop)能将功耗及面积降至最低,同时,可相容的厚氧化物逻辑库能为always-on功能带来低漏电率。

高密度、低电压的记忆体编译器结合最小的TSMC bit cell与支援嵌入式快闪记忆体(dded flash)的整合测试及修复功能。

新思科技embARC开放软体平台让ARC软体开发人员能在网路上取得一整套的免费开放原始码(open-source)软体,以减轻他们在开发IoT和其他嵌入式应用程式码的负担。embARC包含经常在IoT相关应用中使用的元素,如:MQTT 和CoAP 网路通讯协定以及FreeRTOS和Contiki OS作业系统等。

查看更多:

为您推荐