AD
2015年5月6日， 美国加州Milpitas, 香港和中国上海，全球创新串行器和解串器(SerDes)技术领导者Credo Semiconductor，宣布它在TSMC 16nm FinFET + (FF+) 制程下成功研发出28G SerDes NRZ IP, 并已获得芯片验证结果, 将在本周中国上海TSMC研讨会B-10展台上演示该芯片高性能, 低功耗的特点。同时，还将展示Credo 28nm 28G NRZ IP芯片, 提供 Credo 56G SerDes PAM-4 IP芯片的预览，以及展示该芯片的解决方案。
为应对企业数据中心和高性能计算应用的推动下不断上升的带宽和性能需求，ASIC，ASSP和SoC设计人员必须转移到更先进的制程技术。对于芯片到模块，芯片到芯片，以及芯片到结构应用，Credo新的16nmFF+ 28G SerDes IP能为设计者提供可靠的解决方案。
"本次演示履行了我们的承诺，即，确立我们在SerDes IP领域的技术领导者地位，交付客户一个令人信服的网络解决方案，并为100G和400G网络做好铺垫，" Bill Brennan，Credo Semiconductor的CEO说。"或许更重要的是我们有能力继续压低功耗的同时，能保持最好的覆盖距离，最强抗干扰性和最低抖动性能。"
"这是一个重要的里程碑-不只是对Credo，而是对整个行业而言，" Linley Group的首席分析师Bob Wheeler说。"16nm FF+与28Gbps SerDes技术的结合对于催生400G 端口速度及太比特(Terabit)线路卡所需求的高密度的ASICs是至关重要的。
该16nmFF + 28G SerDes将促使支持业界标准，包括CEI-25G-SR，CEI-25G-MR和CEI-25G-LR的解决方案成为可能，满足插损性能40dB等级要求。它还支持IEEE标准802.3bj，定义背板和铜电缆的100G传输。
Credo 28G SerDes交付小于120fs的随机抖动性能。此外，Credo 28G具有独特的接收(Rx)自动适应功能，从而省去了硅片的后期调整和/或固件更新和发布管理，它具备优秀的电源噪声抑制，以及广泛的接收Rx输入共模宽容功能-所有的这一切都简化了系统级，板级和芯片级的集成。
可用性
Credo 28G SerDes IP现已提供全面的文档，仿真电路，布局和验证信息。交付成果包括使用手册; SOC集成指南;时序库; Verilog模型; ATPG, IBIS-AMI模型; 布局对线路图(LVS)和设计规则检查(DRC)报告。
如有兴趣了解更多有关公司目前的芯片和知识产权参与方案，以及公司未来的发展， 请登录Credo官网发送邮件给我们。
