AD
甫于8月底公布JESD209-4第四代低功耗双资料速率(LPDDR4)行动记忆体标准(参考连结)的JEDEC固态技术协会(Solid State Technology Association)，近日又发布了新版 3D 架构行动记忆体规格 Wide I/O 2 标准 JESD229-2 ，新标准同样是为了因应行动运算装置对记忆体速度与效能的需求。
新标准保留了以矽穿孔(TSV)技术垂直堆叠的Wide I/O形式，但速度明显提升(四倍)，在电源方面也有改变；具体说来，新的Wide I/O 2标准支援1.1V电源、最高68GB/s记忆体频宽，锁定智慧型手机、平板装置以及游戏机等应用。市场预期Wide I/O 2以及LPDDR4两项新标准，将支援行动记忆体供应商同时提供水平与垂直(即3D)架构解决方案选项。
Wide I/O 2的重点规格包括：
通道数4与8；
记忆体区块(bank)数每晶片32个；
记忆容量8Gb~32Gb；
分页大小(Page size)4KB (4通道晶片)、2KB (8通道晶片)；
晶片最大频宽34GB/s (4通道晶片)、68GB/s (8通道晶片)；
最大I/O速度：分为1066 Mbit/s、800 Mbit、与1066 Mbit/s三类；
操作电压1.1V。
编译：Judith Cheng
(参考原文： JEDEC Releases Wide I/O 2 Mobile DRAM Standard，by Janine Love)
